PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-196529

(43) Date of publication of application: 19.07.2001

(51)Int.Cl.

H01L 25/065 H01L 25/07 H01L 25/18 H01L 21/60 H01L 23/12

(21)Application number: 2000-007923

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

17.01.2000

(72)Inventor: NOJIRI ISAO


MAKABE RITSU

(54) SEMICONDUCTOR DEVICE AND WIRING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device, which can connect the pad electrode of a semiconductor chip to the arbitrary electric connection part of a circuit board by exceeding the performance of wire bonding, without being restricted by wire bonding, and to provide a wiring method.

SOLUTION: The semiconductor device 10 includes the circuit board 14, arranged on a mother board 12 and semiconductor chips 26 and 30 arranged on the circuit board. The circuit board has a pad electrode 16Y1', and a conductive connection part 18 installed at a place detached from the pad electrode on a surface supporting the semiconductor chips. The semiconductor chip has a pad electrode 32Y1, correspondent to the pad electrode of the circuit board is electrically connected to the pad electrode of the semiconductor chip by a bonding wire 34.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001 — 196529 (P2001 — 196529A)

(43)公開日 平成13年7月19日(2001.7.19)


(51) Int.Cl. ⁷		識別記号	FΙ	FΙ		テーマコード(参考)		
H01L	25/065		H01L 2	1/60	3 O 1 A	5 F O	44	
•	25/07		2	5/08	2			
	25/18		2	3/12	v	V		
	21/60	3 0 1						
	23/12							
			審査請求	未請求	請求項の数17	OL (全	: 10 頁)	
(21)出願番	号	特願2000-7923(P2000-7923)	(71)出願人		13 發株式会社	-		
(22)出顧日		平成12年1月17日(2000.1.17)	ì	東京都刊	F代田区丸の内ニ	丁目2番:	3号	
			(72)発明者	野尻	t			
					F代田区丸の内二 株式会社内	丁目2番	3号 三	
			(72)発明者					
			(- F代田区丸の内二	丁目2番	3号 三	
					未式会社内			
			(74)代理人	1000621	44			
				弁理士	青山 葆 (夕	1名)		
			Fターム(参	Fターム(参考) 5F044 AA10 EE02 RR0:				
•								

(54) 【発明の名称】 半導体装置及びその配線方法

(57)【要約】

【課題】 ワイヤボンディングによって制限されることなく、またワイヤボンディングの性能を超えて、半導体チップのパッド電極を回路基板の任意の電気接続部に対して接続できる半導体装置及びその配線方法を提供する。

【解決手段】 半導体装置(10)は、マザー基板(12)上に配置される回路基板(14)と、回路基板上に配置された半導体チップ(26、30)とを含む。回路基板は、半導体チップを支持する表面上に、パッド電極(16 $_{Y1}$)と、該パッド電極から離れた場所に設けた導電接続部(18)と、パッド電極と導電接続部とを電気的に接続する配線(20)を有する。一方、半導体チップは回路基板のパッド電極に対応するパッド電極(32 $_{Y1}$)を有する。そして、回路基板のパッド電極と半導体チップのパッド電極は、ボンディングワイヤ(34)で電気的に接続される。



【特許請求の範囲】

【請求項1】 マザー基板上に実装される半導体装置であって、

上記マザー基板上に配置される回路基板と、上記回路基板上に配置された半導体チップとを有し、(a) 上記回路基板は、

上記半導体チップを支持する表面上に、パッド電極と、 該パッド電極から離れた場所に設けた中継電極と、上記 パッド電極と中継電極とを電気的に接続する配線とを有 し、(b) 上記半導体チップは上記回路基板のパッド 10 電極に対応するパッド電極を有し、(c) 上記回路基 板のパッド電極と上記半導体チップのパッド電極とをボ ンディングワイヤで電気的に接続したことを特徴とする 半導体装置。

【請求項2】 上記回路基板のパッド電極と中継電極と を接続する配線が、上記パッド電極及び中継電極と共に 上記回路基板上に印刷された配線であることを特徴とす る請求項1に記載の半導体装置。

【請求項3】 上記回路基板のパッド電極と中継電極とを接続する配線がボンディングワイヤであることを特徴 20とする請求項1に記載の半導体装置。

【請求項4】 マザー基板上に配置される回路基板と、上記回路基板上に配置された半導体チップとを有する半導体装置において上記回路基板と半導体チップとを電気的に接続する配線方法であって、(a) 中継電極と、上記中継電極から離れた場所に設けたパッド電極と、上記中継電極と上記パッド電極とを電気的に接続する配線とを有する回路基板を準備し、(b) 上記回路基板の中継電極と上記半導体チップに設けたパッド電極とをボンディングワイヤによって電気的に接続することを特徴 30とする配線方法。

【請求項5】 第1の半導体チップと該第1の半導体チップの上に配置された第2の半導体チップとを有し、第1の半導体チップ上に設けたパッド電極と第2の半導体チップ上に設けたパッド電極とを電気的に接続したことを特徴とする半導体装置。

【請求項6】 上記第1の半導体チップのパッド電極と第2の半導体チップのパッド電極とをボンディングワイヤで接続したことを特徴とする請求項5に記載の半導体装置。

【請求項7】 上記第1の半導体チップのパッド電極は該第1の半導体チップの第2の半導体チップに対向する領域に配置され、上記第1の半導体チップのパッド電極は該第1の半導体チップの第2の半導体チップに対向する領域に配置され、上記第1の半導体チップのパッド電極と第2の半導体チップのパッド電極とを導電部材を介して接続したことを特徴とする請求項5に記載の半導体装置。

【請求項8】 第1の半導体チップの上に第2の半導体 チップを配置し、第1の半導体チップ上に設けたパッド 50

電極と第2の半導体チップ上に設けたパッド電極とを電 気的に接続することを特徴とする配線方法。

【請求項9】 上記第1の半導体チップのパッド電極と第2の半導体チップのパッド電極とをボンディングワイヤで接続することを特徴とする請求項8に記載の配線方法。

【請求項10】 上記第1の半導体チップのパッド電極は該第1の半導体チップの第2の半導体チップに対向する領域に配置され、上記第1の半導体チップのパッド電極は該第1の半導体チップの第2の半導体チップに対向する領域に配置され、上記第1の半導体チップのパッド電極と第2の半導体チップのパッド電極とを導電部材を介して接続することを特徴とする請求項8に記載の配線方法。

【請求項11】 回路基板と、第1の半導体チップと、 第2の半導体チップとを有し、上記回路基板上に上記第 1の半導体チップを載せ、さらに該第1の半導体チップ 上に上記第2の半導体チップを載せ、上記第1の半導体 チップと上記第2の半導体チップをそれぞれ上記回路基 板に電気的に接続し、上記回路基板を介してマザー基板 上に実装される半導体装置において、(a) 上記回路 基板はパッド電極を有し、(b) 上記第1の半導体チ ップは2つの中継用パッド電極と、上記2つの中継用パ ッド電極を電気的に接続する配線とを有し、(c) 上 記第2の半導体チップはパッド電極を有し、(d) 記第1の半導体チップの一方の中継用パッド電極と上記 回路基板のパッド電極を電気的に接続し、(e) 上記 第1の半導体チップの他方の中継用パッドと第2の半導 体チップのパッド電極とを電気的に接続したことを特徴 とする半導体装置。

【請求項12】 上記第1の半導体チップの一方の中継用パッド電極と上記回路基板のパッド電極との接続、又は上記第1の半導体チップの他方の中継用パッド電極と上記第2の半導体チップのパッド電極との接続、の少なくともいずれか一方をボンディングワイヤで行ったことを特徴とする請求項11に記載の半導体装置。

【請求項13】 回路基板と、第1の半導体チップと、第2の半導体チップとを有し、上記回路基板上に上記第1の半導体チップを載せ、さらに該第1の半導体チップ上に上記第2の半導体チップを載せ、上記第1の半導体チップと上記第2の半導体チップをそれぞれ上記回路基板に電気的に接続し、上記回路基板を介してマザー基板上に実装される半導体装置において、(a) 上記回路基板は2つのパッド電極を有し、(b) 上記第1の半導体チップは、2つの中継用パッド電極と、上記2つの中継用パッド電極を電気的に接続する配線を有し、

- (c) 上記第2の半導体チップはパッド電極を有し、
- (d) 上記回路基板の一方のパッド電極と上記第1の 半導体チップの一方の中継用パッド電極とを接続し、上 記回路基板の他方のパッド電極と上記第1の半導体チッ

プの他方の中継用パッド電極とを接続し、上記回路基板 の他方のパッド電極と上記第2の半導体チップのパッド 電極とを接続したことを特徴とする半導体装置。

【請求項14】 上記回路基板の一方のパッド電極と上記第1の半導体チップの一方の中継用パッド電極との接続、上記回路基板の他方のパッド電極と上記第1の半導体チップの他方の中継用パッド電極との接続、又は上記回路基板の他方のパッド電極と上記第2の半導体チップのパッド電極の接続、の少なくともいずれか一つがボンディングワイヤで行われていることを特徴とする請求項 1013の半導体装置。

【請求項15】 回路基板と、第1の半導体チップと、 第2の半導体チップとを有し、上記回路基板上に上記第 1の半導体チップを載せ、さらに該第1の半導体チップ 上に上記第2の半導体チップを載せ、上記第1の半導体 チップと上記第2の半導体チップをそれぞれ上記回路基 板に電気的に接続し、上記回路基板を介してマザー基板 上に実装される半導体装置において、(a) 上記回路 基板はパッド電極を有し、(b) 上記第1の半導体チ ップは、2つの中継用パッド電極と、上記2つの中継用 20 パッド電極を電気的に接続する配線とを有し、(c) 上記第2の半導体チップはパッド電極を有し、(d) 上記回路基板のパッド電極と上記第1の半導体チップの 一方の中継用パッド電極とを接続し、上記第1の半導体 チップの他方の中継用パッド電極と上記第2の半導体チ ップのパッド電極とを接続したことを特徴とする半導体 装置。

【請求項16】 上記回路基板のパッド電極と上記第1の半導体チップの一方の中継用パッド電極との接続、又は上記第1の半導体チップの他方の中継用パッド電極と 30上記第2の半導体チップのパッド電極との接続、の少なくともいずれか一つがボンディングワイヤで行われていることを特徴とする請求項15の半導体装置。

【請求項17】 回路基板と、第1の半導体チップと、 第2の半導体チップとを有し、上記回路基板上に上記第 1の半導体チップを載せ、さらに該第1の半導体チップ 上に上記第2の半導体チップを載せ、上記第1の半導体 チップと上記第2の半導体チップをそれぞれ上記回路基 板に電気的に接続し、上記回路基板を介してマザー基板 上に実装される半導体装置において、(a) 上記回路 40 基板は2つのパッド電極を有し、(b) 上記第1の半 導体チップは中継用パッド電極を有し、(c) 2の半導体チップはパッド電極を有し、(d) 路基板の一方のパッド電極と上記第1の半導体チップの 中継用パッド電極とを接続し、上記第1の半導体チップ の中継用パッド電極と上記回路基板の他方のパッド電極 を接続し、上記回路基板の他方のパッド電極と上記第2 の半導体チップのパッド電極とを接続したことを特徴と する半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マザー基板上に実装される半導体装置及びその配線方法に関する。具体的には、半導体素子を含む一つ又は複数のチップを回路基板(ドータ基板)上に載せ、チップ上に設けたパッド電極と回路基板上に設けた別のパッド電極とをボンディングワイヤ等で電気的に接続した半導体装置又は半導体部品(例えば、チップセット)及びその配線方法に関する。

[0002]

【従来の技術】限られた面積のマザー基板上に多数の半導体装置又は半導体部品(例えばチップセット)を実装する目的から、ドータ基板の片面上又は両面上に一つの半導体チップ又は重ね合わされた複数の半導体チップを載せたチップ積層型パッケージ〔例えば、S-CSP(Stacked Chip Scale Package)、S-MCP(Multi Chip Package)〕が提供されている。

【0003】具体的に、図11と図12は積層型パッケ ージ (S-CSP) の一例を示す。このパッケージ10 0において、ドータ基板である回路基板102は、上面 に複数のパッド電極104(1041-1045)を有す る回路が配線されている。他方、回路基板102の下面 には、パッド電極104に対応した複数のはんだボール 106が設けられ、これら対応するパッド電極104と はんだボール106が回路基板102に形成されたスル ーホール108を介して電気的に接続されている。回路 基板102の上面にはまた、周知の半導体製造技術を用 いて形成した第1の半導体チップ110と第2の半導体 チップ112がこの順序で積層されている。第1の半導 体チップ110は、内部の回路素子と電気的に接続され たパッド電極114(1142、1144)を有する。他 方、第2の半導体チップ112は、内部の回路素子と電 気的に接続されたパッド電極114(1141、11 43、1145) を有する。そして、第1と第2の半導体 チップ110、112のパッド電極は、矢印Y-Y'方 向から見たとき、パッド電極1142がパッド電極11 41と1143の間に位置し、パッド電極1144がパッ ド電極1143と1145の間に位置するように配置され ている。そして、パッド電極1141-1145は、ボン ディングワイヤ (金線) 116によって対応する回路基 板102上のパッド電極104(1041-1045)に 電気的に接続されている。このようにして電気的に接続 された回路基板102と第1及び第2の半導体チップ1 10、112は、これら半導体チップ110、112と ボンディングワイヤ116を樹脂で封入し、半導体装置 として完成される。なお、実際の半導体装置では、図示 されている数よりも多くの数のパッド電極が回路基板や 第1及び第2の半導体チップ上に存在するが、図面を簡 50 略化するために、図10と図11ではそれらの一部のみ

を示している。

[0004]

【発明が解決しようとする課題】ところが、上述のよう に、半導体チップ110、112と回路基板102との 電気的接続を両者の表面上に設けたパッド電極104、 114とこれらを連結するボンディングワイヤ116と で行なうようにした半導体装置100では、半導体チッ プ110、112のパッド電極1141-1145と回路 基板102のパッド電極104₁-104₅は、矢印X-X' 方向にこの順番に配置されていなければならない。 具体的に図12を用いて説明すると、回路基板102上 で矢印X-X'方向に一列に配置された5個のパッド電 極1041-1045は、半導体チップ110、112の パッド電極1141-1145にそれぞれ対応していなけ ればならない。逆に、回路基板102のパッド電極10 41と矢印X-X'方向に関して反対側にある半導体チ ップ112のパッド電極1145とをボンディングワイ ヤ116で接続しようとすれば、このボンディングワイ ヤが他のボンディングワイヤと交叉して接触するという 問題を生じる。

【0005】しかし、現実には、マザー基板の配線やマ ザー基板上に配置される他の電気部品との電気的接続を 図るうえで、例えば図12において、半導体チップ11 2のパッド電極1141を回路基板102のパッド電極 1045に接続したいという要求がある。しかし、マザ - 基板ごとに半導体チップ110、112における回路 を変更するものとすれば、回路ごとに違ったパターン露 光用マスクを用意しなければならない。

[0006]

【課題を解決するための手段】このような課題を解決す 30 るために、本願発明は、ワイヤボンディングによって制 限されることなく、半導体チップのパッド電極を回路基 板(ドータ基板)の任意の位置に配置された電気接続部 に対して電気的に接続できる半導体装置を提供すること を目的とする。

【0007】また、本願発明は、半導体チップの回路配 線を変更することなく、異なる回路配置を有する種々の マザー基板上に実装可能な半導体装置を提供することを 目的とする。

【0008】さらに、本願発明は、ワイヤボンでリング 40 で接続可能な範囲を超えて、半導体チップと回路基板と を電気的に接続できる半導体装置を提供することを目的 とする。

【0009】以上の目的を達成するために、本発明にか かる半導体装置は、マザー基板上に配置される回路基板 と、上記回路基板上に配置された半導体チップとを含 む。この回路基板は、半導体チップを支持する表面上 に、パッド電極と、該パッド電極から離れた場所に設け た中継電極と、パッド電極と中継電極とを電気的に接続 する配線とを有する。一方、半導体チップは上記回路基 50

板のパッド電極に対応するパッド電極を有する。そし て、回路基板のパッド電極と半導体チップのパッド電極 は、ボンディングワイヤで電気的に接続されている。

【0010】本実施形態において、回路基板のパッド電 極と中継電極とを接続する配線は、パッド電極及び中継 電極と共に回路基板上に印刷された配線であってもよい し、ボンディングワイヤでもよい。

【0011】本発明にかかる配線方法は、マザー基板上 に配置される回路基板と、回路基板上に配置された半導 体チップとを有する半導体装置において回路基板と半導 体チップとを電気的に接続するものである。この配線方 法は、中継電極と、中継電極から離れた場所に設けたパ ッド電極と、中継電極とパッド電極とを電気的に接続す る配線とを有する回路基板を準備する工程と、回路基板 の中継電極と半導体チップに設けたパッド電極とをボン ディングワイヤによって電気的に接続する工程とを有す

【0012】本発明の他の形態の半導体装置は、第1の 半導体チップと該第1の半導体チップの上に配置された 第2の半導体チップとを有し、第1の半導体チップ上に 20 設けたパッド電極と第2の半導体チップ上に設けたパッ ド電極とを電気的に接続したものである。

【0013】本実施形態において、第1の半導体チップ のパッド電極と第2の半導体チップのパッド電極はボン ディングワイヤで接続するのが好ましい。ただし、第1 の半導体チップのパッド電極は該第1の半導体チップの 第2の半導体チップに対向する領域に配置し、第1の半 導体チップのパッド電極は該第1の半導体チップの第2 の半導体チップに対向する領域に配置し、第1の半導体 チップのパッド電極と第2の半導体チップのパッド電極 とを導電部材を介して接続してもよい。

【0014】本発明の他の形態の配線方法は、第1の半 導体チップの上に第2の半導体チップを配置し、第1の 半導体チップ上に設けたパッド電極と第2の半導体チッ プ上に設けたパッド電極とを電気的に接続するものであ

【0015】本実施形態において、第1の半導体チップ のパッド電極と第2の半導体チップのパッド電極は、ボ ンディングワイヤで接続するのが好ましい。または、第 1の半導体チップのパッド電極は該第1の半導体チップ の第2の半導体チップに対向する領域に配置し、第1の 半導体チップのパッド電極は該第1の半導体チップの第 2の半導体チップに対向する領域に配置し、第1の半導 体チップのパッド電極と第2の半導体チップのパッド電 極とを導電部材を介して接続してもよい。

【0016】本発明の他の形態の半導体装置は、回路基 板と、第1の半導体チップと、第2の半導体チップとを 有し、回路基板上に第1の半導体チップを載せ、さらに 該第1の半導体チップ上に第2の半導体チップを載せ、

第1の半導体チップと第2の半導体チップをそれぞれ回

路基板に電気的に接続し、回路基板を介してマザー基板上に実装されるものである。この半導体装置において、回路基板はパッド電極を有し、第1の半導体チップは2つの中継用パッド電極と、2つの中継用パッド電極を電気的に接続する配線とを有し、第2の半導体チップはパッド電極を有する。そして、第1の半導体チップの一方の中継用パッド電極と上記回路基板のパッド電極を電気的に接続し、第1の半導体チップの他方の中継用パッドと第2の半導体チップのパッド電極とを電気的に接続してある

【0017】本実施形態の半導体装置では、第1の半導体チップの一方の中継用パッド電極と回路基板のパッド電極との接続、又は第1の半導体チップの他方の中継用パッド電極と上記第2の半導体チップのパッド電極との接続、の少なくともいずれか一方をボンディングワイヤで行うことができる。

【0018】本発明の他の形態の半導体装置は、回路基 板と、第1の半導体チップと、第2の半導体チップとを 有し、回路基板上に第1の半導体チップを載せ、さらに 該第1の半導体チップ上に第2の半導体チップを載せ、 第1の半導体チップと第2の半導体チップをそれぞれ回 路基板に電気的に接続し、回路基板を介してマザー基板 上に実装されるものである。この半導体装置において、 回路基板は2つのパッド電極を有し、第1の半導体チッ プは、2つの中継用パッド電極と、2つの中継用パッド 電極を電気的に接続する配線を有し、第2の半導体チッ プはパッド電極を有する。そして、回路基板の一方のパ ッド電極と第1の半導体チップの一方の中継用パッド電 極とを接続し、回路基板の他方のパッド電極と第1の半 導体チップの他方の中継用パッド電極とを接続し、回路 30 基板の他方のパッド電極と第2の半導体チップのパッド 電極とを接続している。

【0019】本実施形態の半導体装置において、回路基板の一方のパッド電極と第1の半導体チップの一方の中継用パッド電極との接続、回路基板の他方のパッド電極と第1の半導体チップの他方の中継用パッド電極との接続、又は回路基板の他方のパッド電極と第2の半導体チップのパッド電極の接続、の少なくともいずれか一つがボンディングワイヤを行うのが好ましい。

【0020】本発明の他の形態の半導体装置は、回路基 40 板と、第1の半導体チップと、第2の半導体チップとを 有し、回路基板上に第1の半導体チップを載せ、 さらに 該第1の半導体チップ上に第2の半導体チップを載せ、 第1の半導体チップと第2の半導体チップをそれぞれ回 路基板に電気的に接続し、回路基板を介してマザー基板 上に実装されるものである。この半導体装置において、 回路基板はパッド電極を有し、第1の半導体チップは、 2つの中継用パッド電極と 2つの中継用パッド電極を 電気的に接続する配線とを有し、第2の半導体チップは パッド電極を有する。そして、回路基板のパッド電極と 50

上記第1の半導体チップの一方の中継用パッド電極とを接続し、上記第1の半導体チップの他方の中継用パッド電極と上記第2の半導体チップのパッド電極とを接続してある

【0021】本実施形態の半導体装置において、回路基板のパッド電極と第1の半導体チップの一方の中継用パッド電極との接続、又は第1の半導体チップの他方の中継用パッド電極と第2の半導体チップのパッド電極との接続、の少なくともいずれか一つがボンディングワイヤで行うことが好ましい。

【0022】本発明の他の形態の半導体装置は、回路基板と、第1の半導体チップと、第2の半導体チップとを有し、上記回路基板上に上記第1の半導体チップを載せ、さらに該第1の半導体チップ上に上記第2の半導体チップを載せ、上記第1の半導体チップと上記第2の半導体チップをそれぞれ上記回路基板に電気的に接続し、上記回路基板を介してマザー基板上に実装される。この半導体装置において、回路基板は2つのパッド電極を有し、第1の半導体チップはパッド電極を有する。そして、回路基板の一方のパッド電極と第1の半導体チップの中継用パッド電極とが接続され、第1の半導体チップの中継用パッド電極とが接続され、第1の半導体チップの中継用パッド電極とが接続され、第1の半導体チップのの中継用パッド電極とが接続されている。

[0023]

【発明の実施の形態】以下、添付図面を参照して、本発明の好適な実施の形態を説明する。なお、以下に説明する複数の実施形態において、共通する符号は共通する部分又は対応する部分を示す。

【0024】(1)実施の形態1

図1と図2は実施の形態1にかかる半導体装置の一部を示す。これらの図において、全体を符号10で示す半導体装置は、同種の半導体装置又は他の電気部品と共にマザー基板12上に実装される半導体電子部品(例えば、演算装置、記憶装置)である。

【0025】この半導体装置10は回路基板14を有する。回路基板14は、絶縁性材料(例えば、ガラスとエポキシ樹脂の組み合わせ、またはポリイミド樹脂)からなる四角形の板の表面と裏面に所定の配線を印刷した矩形のプリント配線基板(ドータ基板)が一般的に用いられる。配線について更に具体的に説明すると、回路基板14の表面に印刷された回路は、矢印X-X'方向とこれに直交する矢印Y-Y'方向に伸びる回路基板縁部に沿って複数のパッド電極(パッド電極) $16x_1$ 、 $16x_2$ ・・・、 $16y_1$ '、 $16y_2$ 、 $16y_3$ 、・・・を有する。また、印刷された回路には、符号 $16y_1$ で示す特定のパッド電極又は導電接続部(以下、必要に応じて、この電極を「中継用パッド電極」という。)から矢印Y-Y"方向に所定距離を隔てた位置に配置された接続用電極1

8と、中継用パッド電極 16_{Y1} 'と接続用電極18とを電気的に接続する配線20を含む。一方、回路基板14の裏面には、中継用パッド電極 16_{Y1} 'を除く他の複数のパッド電極 16_{X1} 、 16_{X2} ・・・、 16_{Y2} 、 16_{Y3} 、・・・と接続用電極18に対応してはんだボール22が固定されており、これらパッド電極 16_{X1} 、 16_{X2} ・・、 16_{Y2} 、 16_{Y3} 、・・・及び接続用電極18と対応するはんだボール22とが、回路基板14に形成された電気配線(例えば、回路基板14の表面と裏面との間で貫通するスルーホール24)を介して電気的に接続され 10ている。

【0026】回路基板14の表面には、該回路基板14よりも小さな第1の半導体チップ26が載せられ、また第1の半導体チップ26の表面に該第1の半導体チップ26よりも小さな第2の半導体チップ30が載せられている。これら回路基板14と第1の半導体チップ26との固定、また第1と第2の半導体チップ26、30の固定は、接着剤で行なうことができる。なお、本実施形態では、回路基板14だけでなく、第1及び第2の半導体チップ26、30も、これらを上方(矢印2方向)から見たときの平面形状が四角形であるが、それらの平面形状は四角形に限るものでなく、その他の形状であってもよい。

【0027】第1と第2の半導体チップ26、30は、 シリコン基板の表面に周知の薄膜形成技術・エッチング 技術・露光技術等を含む種々の半導体形成プロセスを通 じて形成された一つ又は複数の半導体回路素子(例え ば、トランジスタ)を含む。また、第1の半導体チップ 26は、矢印X-X'方向と矢印Y-Y'方向に伸びる 縁部に沿って複数のパッド電極(パッド電極) 3 2x1、 32_{Y2}、・・・を有する。同様に、第2の半導体チップ 30は、矢印X-X'方向と矢印Y-Y'方向に伸びる 縁部に沿って複数のパッド電極 (パッド電極) 32x2、 32_{Y1}、32_{Y2}、・・・を有する。これらパッド電極3 2_{X1} , 32_{X2} , ..., 32_{Y1} , 32_{Y2} , 32_{Y3} , ... は、上述した回路基板14のパッド電極16x1、16x2 ···、16_{Y1}'、16_{Y2}、16_{Y3}、···に対応して いる。具体的に、矢印Y-Y'方向に伸びる縁部近傍に 配置されたパッド電極は、16_{Y1}'と32_{Y1}、16_{Y2}と 32_{Y2}、及び16_{Y3}と32_{Y3}がそれぞれほぼ矢印X-X' 方向に伸びる同一直線上に配置されている。また、 矢印X-X'方向に伸びる縁部近傍に配置されたパッド 電極は、16x1と32x1、16x2と32x2、及び16x3 と32x3がそれぞれほぼ矢印Y-Y'方向に伸びる同一 直線上に配置されている。なお、これらのパッド電極3 2_{x_1} , $3 2_{x_2}$, ..., $3 2_{y_1}$, $3 2_{y_2}$, $3 2_{y_3}$, ... は、上述した半導体形成プロセスの一過程で形成しても よいし、半導体形成プロセスとは別に、周知の印刷技術 を利用して形成してもよい。そして、パッド電極3 2_{x_1} , $3 2_{x_2}$, ..., $3 2_{y_1}$, $3 2_{y_2}$, $3 2_{y_3}$, ...

は、回路基板 14 上に第 1 及び第 2 の半導体チップ 2 6、30を固定した後、周知のワイヤボンダ(図示せず)によって、回路基板 14 上のパッド電極 16_{X1} 、 16_{X2} ・・・、 16_{Y1} 、 16_{Y2} 、 16_{Y3} ・・・との間にボンディングワイヤ(金線) 34 を張設して電気的に接続されている。最後に、特に図示していないが、第 1 及びパッド電極を含めて、絶縁材料からなる樹脂によって封入される(図 10 参照)。

【0028】以上のようにして形成された半導体装置10は、回路基板14よりも一般に相当大きなマザー基板12の配線上に配置された後、リフロー炉等の加熱炉(図示せず)で加熱してはんだボール22を溶融し、半導体チップ26、30がマザー基板上の所定の回路に永久的に電気的接続される。

【0029】したがって、半導体装置10をマザー基板に実装した状態で、半導体チップ30のパッド電極32 Y1を接続すべきマザー基板上の回路部分が、回路基板14における中継用パッド電極16Y1、に対応する位置で20なく接続用電極18に対向する位置にあっても(換言すれば、パッド電極32Y1から矢印Y-Y、方向にオフセットした場所にあっても)、この半導体装置10によれば、パッド電極32Y1をマザー基板上の目的の回路部分に接続できる。換言すれば、半導体チップ26、30の設計(特に、マスクパターン)を変更することなく、回路基板14上の中継パッド電極等を利用することで、半導体チップ26、30の各パッド電極をマザー基板上の所定の回路部分に正しく接続できる。また、この半導体装置10によれば、従来の技術の欄で説明したような、30ボンディングワイヤの交叉接触の問題もない。

【0030】(2)実施の形態2

図3は実施の形態2にかかる半導体装置102の一部を 示す。この半導体装置102において、回路基板14の 表面に形成された回路は、中継用パッド電極1611 か ら矢印Y方向に所定距離だけ隔てた位置に接続用パッド 電極16 yoが設けてある。また、第1の半導体チップ2 6には、矢印Y-Y'方向に所定距離だけ隔てて配置さ れた2つの中継用パッド電極3211 と3210 と、こ れらの中継用パッド電極を電気的に接続する配線36が 設けてある。さらに、図示しないが、回路基板14の裏 面には、接続用パッド電極16xoに対応する位置にはん だボールが設けられ、これら接続用パッド電極16yoと はんだボールがスルーボール等の電気的接続により接続 されている。そして、接続用パッド電極16%と中継用 パッド電極32_{Y0}, 、また中継用パッド電極32_{Y1}, と 16_{Y1}'、さらに中継用パッド電極 16_{Y1}'と第2の半 導体チップ30のパッド電極32xړがボンディングワイ ヤ34で接続され、これによりパッド電極32ү1が該パ ッド電極3211から矢印Y-Y'方向にオフセットした 50 接続用パッド電極16mに対して電気的に接続されてい

いる。

る。

【0031】この半導体装置 10_2 によれば、上述した実施の形態 1 と同様に、一方の半導体チップ 2 6のマスクパターンと回路基板に回路を印刷するマスクパターンを一部変更するだけ、他方の半導体チップ 3 0のマスクパターンを変更することなく、中継用パッド電極等回路基板 1 4上の中継パッド電極等を利用することで、半導体チップ 2 6、30の各パッド電極をマザー基板上の所定の回路部分に正しく接続できる。また、回路基板 1 4の表面に図 1 に示すような配線 2 0を設けるスペースが 1 0 無い場合でも、本実施の形態のように半導体チップ上に中継用配線を設けることでボンディングワイヤの交叉を解消できる。

【0032】(3)実施の形態3

図4は実施の形態にかかる半導体装置103の一部を示 す。この半導体装置103は、実施の形態2の変形例 で、半導体チップ30のパッド電極3211と半導体チッ プ26の中継用パッド電極32_{Y1}'、また半導体チップ 26の中継用パッド電極32_{Y0} と回路基板14の接続 用パッド電極16Yoを、それぞれボンディングワイヤ3 4で接続し、これによりパッド電極32_{Y1}を該パッド電 極321から矢印Y-Y'方向にオフセットした接続用 パッド電極16 yoに、ボンディングワイヤを交叉するこ となく接続できる。また、本実施の形態3によれば、第 2の半導体チップ26に中継用パッド電極等を設けるだ けで済み、回路基板14や第2の半導体チップ30のマ スクパターンを変更する必要がない。さらに、実施の形 態2における中継用パッド電極16_{Y1}, と32_{Y1}, とを 結ぶボンディングワイヤが不要であるので、実施の形態 2よりもワイヤボンディングの工程が簡略化でき、また それに伴うコストが低減できる。加えて、パッド電極3 2_{Y1}と16_{Y0}とのボンディングワイヤが短くなる分、電 気抵抗が減り、該ワイヤを通じて流れる信号の遅延が無 くなって信号の立ち上がり及び立ち下がりが早くなる。

【0033】(4)実施の形態4

図5は実施の形態にかかる半導体装置 104の一部を示す。この半導体装置 104は、半導体チップ 30において矢印 Y-Y 方向に伸びる縁部近傍に配置されたパッド電極を、回路基板 14において矢印 X-X 方向に伸びる縁部近傍に配置されたパッド電極に接続した形態で 40 ある。具体的に、半導体チップ 26の矢印 Y-Y 方向に伸びる縁部 38 近傍表面には、該縁部 38 に隣接し且つ半導体チップ 30の Y-Y 方向に伸びる縁部 40 近傍表面に設けたパッド電極 32_{Y1} に対応して、中継用パッド電極 32_{Y1} が設けてある。また、半導体チップ 26 の矢印 Y-Y 方向に伸びる縁部 42 近傍表面には、該縁部 42 に隣接し且つ回路基板 14 の Y-Y 方向に伸びる縁部 42 に隣接し且つ回路基板 16 の 16 でして、中継用パッド電極 16 次のに対応して、中継用パッド電極 16 次のに対応して、中継用パッド電極 16 次のに対応して、中継用パッド電極 16 次の 1

プ26を製造する際の半導体形成プロセスで該半導体チップ26の内部又は外部に形成された接続用配線46を介して電気的に接続されている。さらに、回路基板14の裏面には、パッド電極16 $_{\rm xo}$ に電気的に接続されたはんだボール(図示せず)が設けてある。これらパッド電極32 $_{\rm y1}$ と中継用パッド電極32 $_{\rm y1}$ 、また中継用パッド電極32 $_{\rm y2}$ 、また中継用パッド電極32 $_{\rm y2}$ 、されてそれぞれ接続し、これによりパッド電極32 $_{\rm y1}$

ヤ34でそれぞれ接続し、これによりパッド電極32 $_{Y1}$ が該パッド電極32 $_{Y1}$ からX-X'方向及びY-Y'方 向にシフトしたパッド電極16 $_{X0}$ に電気的に接続されて

【0034】この半導体装置 10_4 によれば、ワイヤボンディングの配線可能範囲を超えて、矢印X-X'方向及び矢印Y-Y'方向に離れた2つの電極間に配線を設けることができる。したがって、マザー基板に対する半導体装置の配線自由度が更に向上する。

【0035】なお、本実施の形態では、半導体チップの一辺近傍に配置されたパッド電極を回路基板の隣接辺に配置されたパッド電極に接続したが、半導体チップ内の配線は半導体形成プロセスで自由に配線できるので、上記一辺の反対側にある回路基板の別の辺の近傍に配置されたパッド電極に接続することも当然可能である。

【0036】(5)実施の形態5

【0037】この半導体装置105によれば、実施の形態1と同様に、半導体チップ26、30のマスクパターンを変更することなく、パッド電極32 $_{Y1}$ を該パッド電極32 $_{Y1}$ から矢印Y-Y'方向に(また、更に別の中継用パッド電極を設けることにより矢印X-X'方向にも)シフトした回路基板上のパッド電極に接続することができる。

【0038】(6)実施の形態6

図7は実施の形態 6 にかかる半導体装置 106の一部を示す。本実施形態の半導体装置 106は、実施の形態 2の変形例であり、半導体チップ 26 に中継用パッド電極 32 Y_{01} 'を設け、半導体チップ 30 のパッド電極 32 Y_{12} と回路基板 14 のパッド電極 16 Y_{11} '、また回路基板 14 のパッド電極 16 Y_{11} '、また回路基板 14 のパッド電極 32 Y_{01} '、さらに半導体チップ 26 の中継 用パッド電極 32 Y_{01} '、さらに半導体チップ 26 の中継 用パッド電極 32 Y_{01} 'と回路基板 14 の接続用パッド電極 16 Y_{00} が、ボンディングワイヤ 34 でそれぞれ接 続され、半導体チップ 30 のパッド電極 32 Y_{11} と該パッド電極 32 Y_{11} から矢印 Y Y 方向にオフセットした場所にある回路基板 14 の接続用パッド電極 16 Y_{00} とが電気的に接続されている。

〇 【0039】この半導体装置106によれば、半導体チ

ップ30のマスクパターンを変更することなく、該半導体チップ30のパッド電極32_{Y1}を離れた場所にある回路基板14上のパッド電極に対して、ボンディングワイヤを交叉することなく、接続できる。

13

【0040】(7)実施の形態7

図8は実施の形態7にかかる半導体装置107の一部を 示す。本実施形態の半導体装置102において、回路基 板14のパッド電極50yoに接続される半導体チップ3 0のパッド電極52_{Y1}は、半導体チップ30の裏面54 に設けてある。一方、この半導体チップ30を支える他 10 方の半導体チップ26の表面56には、この表面56上 に半導体チップ30を載せたときにパッド電極52_{Y1}が 対向する場所に配線部分58が設けてある。この配線部 分58は該配線部分58から矢印X'方向に所定距離移 動し、半導体チップ30の載る領域の外側の領域に形成 された配線部分60に接続され、さらに配線部分60は 該配線部分60から矢印X方向に伸びる配線部分62を 介して中継パッド電極64に接続されている。そして、 半導体チップ30のパッド電極52v1は、半導体チップ 30を半導体チップ26上に載せる際にパッド電極52 20 v1と配線部分58とではんだ66を挟み、これにより配 線部分58と電気的に接続される。なお、はんだ66は 後に加熱溶融され、これにより半導体チップ26と30 がほぼ密着する。また、半導体チップ26の配線部分6 4と配線基板14のパッド電極50yoは、ボンディング ワイヤ34を介して電気的に接続される。

【0041】この半導体装置 10_7 によれば、半導体チップのパッド電極を、該パッド電極から矢印X-X'方向及びY-Y'方向に離れた場所に設けた回路基板のパッド電極に対して、ボンディングワイヤを交叉すること 30なく接続できる。また、半導体装置 10_7 によれば、上部の半導体チップ 30が下部の半導体チップ 26の表面の殆どを占有する場合でも、残りの限られた表面部分を利用して、配線位置を矢印X-X'方向及びY-Y'方向にシフトできる。また、ワイヤボンディングの距離が短くなり、ワイヤボンディングのコスト、時間を低減できる。

【0042】なお、図8では、半導体チップ30のパッド電極は該半導体チップ30の裏面に存在する一つのパッド電極しか示していないが、半導体チップ30のパッ 40ド電極はすべて該半導体チップの裏面に設けてもよい。この場合、半導体チップ30の表面にパッド電極が存在せず、そのために該表面のパッド電極と回路基板とをボンディングワイヤで接続する必要がないので、高さの低い小型の半導体装置を提供できる。ただし、パッド電極52_{Y1}又は該パッド電極52_{Y1}を含む複数のパッド電極だけを半導体チップの裏面に設け、残りのパッド電極は半導体チップの表面に配置してもよい。

【0043】また、本実施の形態では、半導体チップ2 6の電極とこれに対向する半導体チップ30の電極をは 50

んだで接続しているが、両電極を接続できるものであれ ばあらゆる電気的接続手段を利用できる。

【0044】(8)実施の形態8

図9は実施の形態8にかかる半導体装置 10_8 の一部を示す。本実施形態の半導体装置 10_8 は、実施の形態7の半導体装置の変形例であり、半導体チップ26の表面56から、上述した電極部分62と64が除かれている。一方、回路基板14の表面には、パッド電極 50_{Y0} の他に、パッド電極 50_{Y0} から矢印Y'方向に所定距離を隔てた場所に中継電極 70_{Y1} 'が形成され、これらパッド電極 50_{Y0} と中継電極 70_{Y1} 'が配線72で電気的に接続されている。そして、電極部分60と中継電極 70_{Y1} 'が、ボンディングワイヤ68で電気的に接続されている。その他の構成は、実施の形態7の半導体装置 10_7 と実質的に同一である。したがって、この半導体装置 10_7 と同一の作用効果が得られる。

【0045】(9)実施の形態9

図10は実施の形態9にかかる半導体装置10gの一部を示す。本実施形態の半導体装置10gは、実施の形態8の半導体装置の変形例であり、回路基板14のパッド電極50 $_{10}$ と中継電極70 $_{11}$ がボンディングワイヤ34で電気的に接続されている。その他の構成は、実施の形態8の半導体装置と同一である。したがって、この半導体装置10 $_{10}$ と同一の作用効果が得られる。

【0046】なお、以上の実施の形態では、回路基板は 矩形の板としたが、導電材料からなる板を所定の形に加 工した所謂リードフレームであってもよい。また、以上 の実施形態では、回路基板上に第1と第2の半導体チッ プを積層した半導体装置を示したが、本発明にとって回 路基板上に設ける半導体チップの数は限定的なものでな い。

[0047]

【発明の効果】以上、本発明の半導体装置は、ワイヤボンディングによって制限されることなく、またワイヤボンディングの性能を超えて、半導体チップのパッド電極を回路基板の任意の位置に配置された電気接続部に対して電気的に接続できる。

【0048】また、本発明の半導体装置は、半導体チップの回路配線を変更することなく、種々のマザー基板上に実装できる。

【0049】さらに、本発明の半導体装置は、ワイヤボンでリングで接続可能な範囲を超えて、半導体チップと回路基板とを電気的に接続できる。

【図面の簡単な説明】

【図1】 実施の形態1にかかる半導体装置の部分斜視図。

【図2】 図1に示す半導体装置の側面図。

【図3】 実施の形態2にかかる半導体装置の部分斜視

図。

【図4】 実施の形態3にかかる半導体装置の部分斜視

【図5】 実施の形態4にかかる半導体装置の部分斜視図。

【図6】 実施の形態5にかかる半導体装置の部分斜視図。

【図7】 実施の形態6にかかる半導体装置の部分斜視図。

【図8】 実施の形態7にかかる半導体装置の部分斜視 10 図。

【図9】 実施の形態8にかかる半導体装置の部分斜視

図。


【図10】 実施の形態9にかかる半導体装置の部分斜視図。

【図11】 従来の半導体装置にかかる積層型パッケージ(S-CSP)の側面図。

【図12】 図11に示す積層型パッケージの斜視図。 【符号の説明】

10 半導体装置、 12 マザー基板、 14 回路基板、 $16_{X1} \cdot 32_{X1}$ パッド電極、 16_{Y1} '中継用パッド電極、 20 配線、 26 第1の半導体チップ、 30 第2の半導体チップ、 34 ボンディングワイヤ。


【図1】




20: 配線 26:第1の半導体チップ 30:第2の半導体チップ 32_{X1,}…: パット電極

34:ボンディングワイヤ


【図2】



【図6】



【図3】



10₂: 半導体装置 16_{YI}', 32_{YI}', 32_{YI}', : 中継用パット電極 36: 配款

【図4】

